

Unidad: Gestión de Memoria

Organización del Computador II - 2026

En la arquitectura IA-32, la memoria se organiza como una secuencia lineal de bytes. Para interactuar con ella, el procesador utiliza diferentes conceptos de espacio de memoria.

- **Espacio Físico:** Es la memoria conectada directamente al bus de direcciones del procesador. Las direcciones físicas son los valores reales que se vuelcan sobre dicho bus para acceder al hardware.
- **Espacio Lógico:** Es la organización de la memoria en segmentos. En este modelo, una dirección no es un solo número, sino un par de valores:
 - **Selector de segmento:** Identifica el segmento específico.
 - **Desplazamiento (Offset):** Indica la posición exacta dentro de ese segmento.

La memoria no es simplemente un arreglo lineal de posiciones, sino un sistema organizado en múltiples niveles de abstracción que permiten:

- traducir direcciones lógicas a físicas
- proteger procesos entre sí
- permitir multitarea
- optimizar el acceso a memoria

Aunque desde el punto de vista del programador la memoria parece un espacio continuo, internamente el procesador realiza varias transformaciones antes de acceder al hardware.

El acceso a memoria se realiza en tres niveles conceptuales:

- **Dirección lógica:** Es la dirección generada por el programa. Esta dirección no se usa directamente en hardware. Tiene la forma: Segmento:Offset
 - **Segmento:** indica el bloque de memoria
 - **Offset:** desplazamiento dentro del segmento
- **Dirección lineal:** Es una dirección intermedia. Se obtiene al aplicar segmentación:
 - $\text{Dirección lineal} = \text{Base del segmento} + \text{Offset}$
- **Dirección física:** Es la dirección real utilizada en el bus de memoria. Se obtiene aplicando paginación:
 - $\text{Dirección física} = f(\text{Dirección lineal})$

Este proceso es transparente para el programador, cuando una instrucción accede a memoria se realiza el siguiente flujo completo de acceso a memoria:

1. El programa genera una dirección lógica
2. Se traduce a dirección lineal (segmentación)
3. Se traduce a dirección física (paginación)
4. Se accede a memoria

1.Modos de Operación del Procesador

El procesador puede gestionar la memoria de distintas formas según su estado de ejecución:

- Modo Real: Implementa el entorno del 8086 original. Es el modo en el que se inicia el procesador tras un encendido o reinicio.
- Modo Protegido: Es el estado nativo del procesador. Permite la multitarea y puede ejecutar software de modo real en un entorno protegido.
- Modo de 64 bits: Permite acceder a un espacio de direcciones lineales de 64 bits y extiende el número de registros generales y SIMD.
- System Management Mode (SMM): Destinado a funciones específicas de la plataforma como gestión de energía o seguridad.

Históricamente, los procesadores debieron cumplir dos objetivos que son contradictorios:

- Mantener compatibilidad con programas antiguos (por ejemplo, del 8086)
- Incorporar nuevas capacidades (multitarea, seguridad, memoria virtual)

La solución fue permitir que el procesador funcione en distintos modos, cada uno con características específicas.

2.Modelos de Memoria

Existen tres modelos principales para presentar la memoria a un programa, estos modelos de organización se conocen como modelos de memoria y determinan cómo un programa ve y accede a la memoria, independientemente de cómo esté implementada físicamente.

Un modelo de memoria define cómo se organizan las direcciones, cómo se accede a código, datos y pila y qué nivel de complejidad tiene la programación; es, en esencia, una abstracción para el programador.

Modelos de memoria:

- Flat Model (Modelo Plano): La memoria se ve como un espacio único y continuo de direcciones lineales donde conviven código, datos y pila. Aunque el hardware soporta segmentación, en este modelo todos los segmentos apuntan a la misma base el offset es directamente la dirección, es decir, la segmentación queda oculta.
 - Un solo espacio de direcciones
 - Código, datos y pila conviven juntos
 - Segmentos con base = 0 (o ignorados)
 - Uso intensivo de paginación
- Segmented Model (Modelo Segmentado): La memoria se percibe como un grupo de espacios independientes (segmentos). El programa debe emitir una dirección lógica (selector:offset) para acceder a los datos. Selector, identifica el segmento y Offset la posición dentro del segmento. Cada segmento representa una región lógica:
 - código
 - datos
 - pila

- **Real-Address Mode Model:** Una implementación específica donde el espacio lineal se divide en segmentos de un tamaño máximo de 64 KB. Es un caso particular del modelo segmentado, implementado en el modo real del procesador. Los segmentos pueden superponerse, esto significa que distintas combinaciones de segmento y offset pueden apuntar a la misma dirección física.

Modelo	Complejidad	Seguridad	Uso
Flat	Baja	Alta (vía SO)	Moderno
Segmentado	Media/Alta	Alta	IA-32
Real Mode	Baja	Nula	Arranque

3.Registros Relacionados con la Memoria

En la arquitectura IA-32 de los procesadores de Intel, el acceso a memoria no se realiza de manera directa, sino que intervienen distintos tipos de registros que participan en el cálculo de direcciones. Estos registros cumplen funciones específicas dentro del proceso de:

- Cálculo de direcciones efectivas
- Selección de segmentos
- Manipulación de la pila
- Operaciones con cadenas

Cada vez que una instrucción accede a memoria, el procesador utiliza registros de propósito general para calcular la dirección, además utiliza registros de segmento para ubicar el bloque de memoria y combina ambos para obtener la dirección final, por lo tanto, estos registros son clave en el direccionamiento.

Registros específicos para gestionar estas direcciones:

- **Registros de Propósito General (32 bits):** Incluyen EAX (acumulador), EBX (puntero a datos en DS), ECX (contador), EDX (puntero I/O), ESI y EDI (punteros de origen y destino para cadenas), y ESP/EBP para el manejo de la pila.
- **Registros de Segmento (16 bits):** Almacenan los selectores de segmento. Los principales son CS (código), SS (pila) y DS (datos). Estos registros tienen una parte "oculta" que actúa como caché para almacenar la dirección base y el límite del segmento, evitando ciclos adicionales de lectura.

4. Traducción de Direcciones y Estructuras de Control

En la arquitectura IA-32, el acceso a memoria en modo protegido no es directo. En lugar de usar direcciones simples, el procesador realiza un proceso de traducción en varias etapas que permite:

- Protección de memoria
- Aislamiento entre procesos
- Multitarea segura
- Uso eficiente de la memoria

En modo protegido, el procesador traduce una dirección lógica a una física mediante estos pasos:

1. Selector de Segmento: No apunta al segmento directamente, sino a un Descriptor de Segmento dentro de una tabla. Contiene un Índice (para elegir entre 8192 descriptores), un indicador TI (Table Indicator) (GDT o LDT) y un nivel de privilegio (Requested Privilege Level) (RPL).
2. Descriptor de Segmento: Estructura de 8 bytes que define la dirección base, el tamaño (límite), los derechos de acceso y el tipo de segmento (sistema, código o datos).
3. Cálculo de la Dirección Lineal: El procesador suma la dirección base del descriptor al desplazamiento (offset) de la dirección lógica.
4. Paginación: Si la paginación está activa, la dirección lineal obtenida se somete a una segunda etapa de traducción para llegar finalmente a la dirección física.

Tablas de Descriptores (GDT y LDT)

- GDT (Global Descriptor Table): Es obligatoria y única para todo el sistema. Su dirección base se carga en el registro GDTR.
- LDT (Local Descriptor Table): Es opcional y suele haber una por tarea o programa. Su información se almacena en el registro LDTR.

Selector de segmentos (16 bits)

Campo	Función
Índice	Selecciona un descriptor
TI (Table Indicator)	Indica GDT o LDT
RPL (Requested Privilege Level)	Nivel de privilegio

Descriptor de Segmento (8 bytes)

El descriptor es una estructura que define completamente un segmento. Es el elemento clave del sistema de segmentación.

Base	Dirección inicial de segmento
Límite	Tamaño del segmento
Tipo	Código, datos o sistema
Permisos	Lectura, escritura, ejecución
DPL (Descriptor Privilege Level)	Nivel de privilegio

Como se puede nota existen DPL y RPL que definen el nivel de privilegio, DPL representa el nivel del recurso (segmento), y RPL representa el nivel del que intenta acceder.

Podríamos explicarlos de la siguiente manera DPL indica “qué tan protegido está el recurso” y RPL indica “qué tan privilegiado es quien intenta acceder”.